圖片來源 : shutterstock、達志影像
隨著人工智慧與高效能運算（HPC）的持續發展，半導體產業正面臨一場結構性的轉折。摩爾定律推動晶片效能不斷提升的黃金年代，逐漸觸及物理與經濟的極限。如何在有限的晶片面積內塞進更多電晶體、縮短訊號傳輸路徑，並有效解決能耗問題，成為業界迫切要回答的難題。在這樣的背景下，「先進封裝（Advanced Packaging）」正逐步浮現為核心解方，並在AI晶片製造中扮演舉足輕重的角色。
資策會產業情報研究所（MIC）日前舉辦第38屆MIC FORUM Fall研討會，在「前瞻科技發展趨勢」專場中，MIC產業顧問鄭凱安以「剖析先進封裝技術發展與國際大廠關鍵佈局」為題，深入解析封裝技術的演進、最新進展與產業應用。他指出，先進封裝的價值早已不再只是晶片的保護與電性連接，而是透過系統整合，推動整體效能突破現有限制。
資策會MIC 產業顧問鄭凱安，攝影：北美智權報／李淑蓮
從保護晶片到系統整合：封裝的世代轉變
封裝的最初目的是保護脆弱的晶片並進行電性連接，早期的導線架與打線技術雖能滿足需求，但隨著IC設計日益複雜、I/O密度不斷攀升，傳統封裝逐漸顯得力不從心。為了應對挑戰，產業先是轉向覆晶封裝（Flip-Chip），而後發展至2.5D與3D堆疊世代，讓晶片之間能以垂直方式緊密結合，進而達成效能大幅躍升。
在這個過程中，多項關鍵技術相繼問世。重布線層（RDL）使晶片能重新配置I/O接點，矽中介層（Interposer）則成為高速訊號橋梁，讓GPU與高頻寬記憶體（HBM）的連結不再受限。Intel更提出嵌入式多晶片互連橋接（EMIB），在成本與效能之間找到平衡。而真正推動3D封裝成熟的，是矽穿孔（TSV）技術，讓訊號得以穿越晶片直達上下層，大幅縮短距離並提升速度。
近年來，微凸塊與Hybrid Bonding的出現更將封裝推向新境界。傳統幾十甚至上百微米的凸塊逐步縮減至10微米以下，而Hybrid Bonding直接以銅對銅的方式實現近乎「無縫」的晶片接合，不僅導電效率更高，也讓晶片堆疊的密度達到前所未有的水準。
【本文未完，完整內容請見《北美智權報》388期：從智財局2026預算看戰略：TIPO、USPTO、KIPO比一比】
※如欲轉載本文，請與北美智權報聯絡
